## 19日本国特許庁(JP)

①特許出願公開

# 四公開特許公報(A)

昭64-20185

@!nt\_Cl\_1

識別記号

厅内整理番号

母公開 昭和64年(1989)1月24日

B 41 J 29/38 G 05 F 1/46 Z-6822-2C 7319-5H

等査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 電子機器

②特 頤 昭62-177441

②発 明 者 木 下

俊 明

大阪府門真市大字門真1006番地

松下電器產業株式会社內

②発 明 者

真 绢

晋 也

大阪府門真市大字門真1006番地大阪府門真市大字門真1006番地

松下電器產業株式会社内

①出 願 人 松下電器産業株式会社②代 理 人 弁理士 中尾 敏男

外1名

明 甁 製

1. 発明の名称

電子機器

2. 特許請求の範囲

中央処理手段と、パワーセーブ時のプログラム を記憶したパワーセーブエリアを含む複数の記憶 エリアを有し前記中央処理装置によりアクセスさ れる記憶手段と、前記中央処理手段の出力したア ドレス信号が前記記憶エリアのいずれかをアクセ スするためのものであった場合第1の信号を出力 しさらに前記中央処理手段の出力したアドレス信 号が前記パワーセーブエリアを示すものであった 母合第2の信号を出力するアドレスデコーダと、 パワーセーブ時に前記中央処理装置により前記記 提手段を能動状態にしないアクセス禁止データが 書き込まれるレジスタと、前記レジスタに書き込 まれたデータが前記アクセス禁止データであった 場合前記第1の作号及び前記第2の信号の両方が 出力された場合のみ前記記は手段を能動状態にす るチップセレクト信号を出力する部択手段を備え

たことを特徴とする電子機器。

3. 強明の詳細な説明

産業上の利用分野

本発明は、電子タイプライターやワードプロセッサ等の電子機器に関するものである。

従来の技術

従来から、電子タイプライターやワードプロセッサ等の電子機器の中でも特にバッテリーを使用したものでは、オペレーターの操作が一定時間以上行われなかった場合、自動的にパワーセーブモードと呼ばれる状態に移行し、消費電力を抑えるよう構成されているものがある。

このパワーセーブモードでは、中央処理核型 (以下、CPUと略称する。)、リードオンリー メモリー(以下、ROMと略称する。)やラング ムアクセスメモリー(以下、RAMと略称する。 )を備えたマイクロコンピュータの消費電力を抑 えることが行われている。特に近年はCMOS技 体の進歩によりCPUの消費電力が小さなとと なっているため、ROMの消費電流を抑えること が全体としての消役電力を抑えることになる。

以下に従来の電子タイプライターのパワー制御について説明する。

第5図は従来の電子タイプライターの回路ブ ロック図であり、1はアドレスパスAB、データ パスDB、リードライト信号線R/W等が接続さ れだCPU、2はCPU1よりアドレスパスAB に出力されるアドレス信号をデコードし、デコー ドした結果に従い端子C1、C2及びC3のいず れかにチップセレクト信号を出力するアドレステ コーダ、3はチップセレクト端子CS1を有し、 CPU1の制御プログラム等を記憶しているRO M、4は絹子Clに接続されたチップセレクト端 子CS2を有するRAM、5はキャリッジリター ンキー(図では省略されている。)を含む複数の キーを有し、糊子 C 3 にチップセレクト信号が出 力された時にキースキャンを行い、押されている キーに対応するテータをテータバス D B に出力す るキーポード、6はテータパスDBに接続されて おり、ROM3か能動状態になることを妨げるア

ータを**掛き込み、ROM3に記憶されているパワ** ーセーブ時のプログラムをRAM4内のパワーセ ーブエリアに転送する。

パワーセーブ時のプログラムは、キャリッジリ ターンキーが押されたかどうかを検出し、それが チャッタリング毎により生じる誤ったテータでな いかどうかを調べ、誤ったテータでなければメイ ンルーチンへ役場するというものである。この間 のプログラムはRAM4に格納されているため、 C P U 1 は R A M 4 とキーボード 5 のみをアクセ スする。このためアドレステコーダ2からは端子 €1及び€2にのみチップセレクト信号が出力さ れ、縮子C3には出力されずROM3は能動状態 とならず、電力を消費しない。またレジスタ4に はアクセス矢止データが哲き込まれているため、 アドレスパスDB等にノイズか生じ、アドレステ コーグ2よりROM3を能動状態にするチップセ レクト信号が出力されても、ROM3のチップセ レクト端子CS1にはチブセレクト信号が印加さ れない。

クセス禁止 タがパワーセーブモードに入る前に許き込まれるレジスク、7はレジスク6にアクセス禁止データが書き込まれておらず、かつ紹子C2にチップセレクト信号が出力されて時のみ紹子CS1にチップセレクト信号を出力する語風福同路である。

第6図はCPU1のアクセス可能なメモリ領域を示すメモリマップであり、〇〇〇〇(16進数表示。)番地から7FFF番地まではROM3の領域、8000番地からFFFF番地まではRAM4の領域であり、RAM4内にはパワーセーブ 時にプログラムが転送されるパワーセーブエリアか扱けられている。

以上のように構成された従来の電子タイプライ ターについて、以下そのパワーセーブ時の動作に ついて説明する。

オペレーターが一定時間以上表ーボードを操作 しなかった場合、電子タイプライターはパワーセ ープモードに移行する。

ますCPUIは、レジスタ6にアクセス禁止デ

### 発明が解決しようとする問題点

しかしながら一般に電子タイプライタやワーブ 口等の電子機器においては、オペレーターが入力 した文母デークをRAM4に格納するよう構成さ れるため、RAM4はできるだけ多くの記憶領域 があることが好ましいが、上記従来の構成ではパ ワーセーブ時のプログラムを確保するためにパワ ーセーブエリアを設けておく必要があり、文書デ ータを格納するべき仮娘が狭くなっているといい **凱点を有していた。この問題点を解決するため** に、チャックリング等の誤データを判別する部分 をRAM4に転送せず、キャリッジリクーンキー が押下されたことを検出したら、レジスタ4の内 容を変更しROM3をアクセス可能にし、ROM 3をアクセスしなから検出したデータが誤データ かどうかを判別し、親テータであった場合は再び レジスタ6にデータを描き込んだ後にRAM4を アクセスしなから次にキャリッジリターンキーが 押下されるのを待つという協成が考えられるが、 この場合キャリッジリクーンキーが押下されエー

とにレジスタの内容を書き替える必要があるため、設データであった場合に迅速にパワーセーブ モードに復帰できず、ROM3が能動状態になっ ている時間が長くなり、消費電力が増す場合があるという問題点を有していた。

#### 問題点を解決するための手段

本発明は、アドレス信号か記憶エリアのいずれかをアクセスするためのものであった場合第1の信号を出力し、さらにアドレス信号がパワーセーブエリアを示すものであった場合第2の信号をつかされるレジスクになってが出力された場合には手段を能動状態にするチップセレクト信号を出力する選択手段を備えたものである。

#### l'e sa

上記機成により、パワーセーブ状態でパワーセーブエリアがアクセスされる時はレジスタの内容 を審き変えることなく、記憶手段をアクセスする

された領域を示すアドレスが指定された場合 鎖子 C2及びC3にチップセレクト信号を出力するア ドレスデコーダ、12は論理和回路、13は論理 依回路である。

以上のように構成された本実施例の電子タイプ ライターについて、以下その動作について第3回 及び第4回のフローチャートを用いて説明する。

従来例と同様オペレーターが一定時間以上キーボードを操作しなかった場合、電子タイプライターはパワーセーブモードに移行する。

ますステップ (ア) でCPU1は、ROM10 に記憶されているパワーセーブ時のプログラムを RAM4内のパワーセーブエリアに転送し、ス テップ (イ) でレジスタ6にアクセス禁止データ を書き込む。

次にステップ (ウ) でパワーセーブ時のプログ ラムを実行する。このプログラムは、キャリッジ リターンキーが抑されたかどうかを検出するだけ のものであり、チャッタリング防止のためのルー チンは含まれていない。またこのプログラムは R ことができる。

#### 実 旋 例

第1図は本発明の一実施例における電子タイプ ライターの回路プロック図であり、1はCPU、 4はRAM、5はキーポード、6はレジスタであ り、これらは従来例と同様の構成である。10は ROMであり、第2図のメモリマップに示すよう に0000番地から7FFT番地まではROM1 〇のアドレスであり、この領域中にチャッタリン グ防止用のルーチンが記憶されており、パワーセ ーブ中にキャリッジリターンキーが押下される と、CPUlはROM10をアクセスしなから チャッタリングの防止を行う。11はRAM4の **餅域である8000番地からFFFF番地のアド** レスがCPUlにより指定された場合端子C1に チップセレクト信号を出力し、ROMIOの領域 であり、かつチャッタリング防止用のルーチンが 記憶された領域以外の領域を示すアドレスが指定 された場合端子C2のみにチップセレクト信号を 出力し、チャッタリング防止用のルーチンが記憶

AM4に格納されているため、CPU1はRAM 4とキーボード5のみをアクセスする。

次にステップ(エ)でキャリッジリターンキーが押下されたことを検出すると、ステップ(オ)でパワーセーブ用プログラムに復帰し、ステップ(カ)でROM10に記憶されているチャッタリング用ルーチンを実行し、キャリッジリターンキーの検出がチャッタリング等による設テータでないかを判別する。

この時レジスタ6にはROM10のアクセス禁止データが書き込まれたままであるが、CPU1から出力されたアドレスがチャッタリング防止用ルーチンが記憶された領域を示すものであるため、アドレスデコーダ11は端子C2及びC4にチップセレクト信号を出力しており、ROM10のチップセレクト端子にはROM10を能動状態にする信号が印加されている。

ステップ(カ)でキャリッジリターンキーの検 出がチャッタリング等による課データでないかを 料別した結果、誤データであった場合は再びス テップ(ウ)で再び復帰用サブルーチンを実行し、誤データでなかった場合はステップ(キ)でレジスタ6の内容をROM10のアクセスを可能にするものに書き替え、ステップ(ク)でメインルーチンに復帰し、パワーセーブモードを解除する。

本実施例によれば、チャックリング防止用ルーテンの実行をROM1Oをアクセスしながら行う 構成であるにもかかわらず、キャリッジリクーンキーが押下され、チャックリング防止ルーチンを 実行する時は、レジスクの内容を書き替えること なく実行されるため、迅速にパワーセーブモード に復帰でき、アドレスパスABにノイズが生じて もROM1Oが能動状態となっている期間が短い ため、消費電力が増すことを抑えることができ る。

#### 発明の効果

本発明は、アドレス信号が記憶エリアのいずれ かをアクセスするためのものであった場合第1の 信号を出力し、さらにアドレス信号がパワーセー

4 ··· R A M 、

5 … キーボード、 6

6 … レジスク、

10 ··· ROM 、

I ... C P U .

11…アドレスデコーダ、

12… 論型和回路、


13…為理務回路。

代理人の氏名 弁理士 中尾敏男 ほか 1 名

フェリアを示すものであった場合第2の信号を出り かするアドレスデコーダと、アクセス禁止データ が書き込まれるレジスタと、レンスタにアクロ信号 及び第2の信号の両方が出力された場合ののである。 手及を能動状態にするチップセレッ、バワーセーブを が選択手段を備えたものでかアクとないの内容を を変えることないている。 シンプクセスすることができ、かっては とアクセスすることができ、アドにと をアクセスはできないでありたない。 でアクセスはでき、アドレとないの内 をアクセスはでき、アドレとないのが でも記憶手段が他動状態としないでき でも記憶手段がかがすことを抑えることができ る。

#### 4. 図面の簡単な説明

第1回は本発明の一実施例における電子タイプライターの回路プロック図、第2図は同メモリマップ、第3図及び第4図は同フローチャート、第5図は従来の電子タイプライターの回路プロック図、第6図は同メモリマップである。



### Partial translation of JP 64-20185

Fig. 1 is a circuit block diagram of an electronic typewriter according to one embodiment of the present invention. 1 denotes a CPU, 4 denotes a RAM, 5 denotes a keyboard, and 6 denotes a register, in which these have the same constitution as the conventional example. 10 denotes a ROM, which has the addresses from 0000 to 7FFF as shown in a memory map of Fig. 2, and stores a chattering prevention routine for this area, whereby if the carriage return is depressed during the power saving, the CPU 1 has access to the ROM 10 to prevent chattering. 11 denotes an address decoder for outputting a chip select signal to a terminal C1 if any address from 8000 to FFFF in an area of the RAM 4 is designated by the CPU 1, outputting a chip select signal to a terminal C2 if any address in an area other than where the chattering prevention routine is stored is designated, or outputting a chip select signal to the terminals C2 and C3 if any address in an area where the chattering prevention routine is stored, 12 denotes a logical sum circuit, and 13 denotes a logical product circuit.

The operation of the electronic typewriter of this embodiment as constituted above will be set forth below with reference to the flowcharts of Figs. 3 and 4.

If the operator does not operate the keyboard for a certain time or more, the electronic typewriter transfers to a power saving mode in the same manner as the conventional example.

First of all, the CPU 1 transfers a program stored in the

ROM 10 at the time of power saving to a power saving area within the RAM 4 at step (1), and writes the access inhibit data in the register 6 at step (2).

At step (3), the program for the power saving is executed. This program is only used to detect whether the carriage return is depressed or not, but does not include a routine for preventing chattering. Since this program is stored in the RAM 4, the CPU 1 gains access only to the RAM 4 and the keyboard 5.

At step (4), if depressing the carriage return is detected, the procedure returns to the power saving program at step (5). At step (6), the chattering routine stored in the ROM 10 is executed to discriminate whether or not the detection of carriage return key is not error data due to chattering.

16

At this time, the access inhibit data of the ROM 10 is kept written in the register 6, but because the address output from the CPU 1 indicates an area where the chattering prevention routine is stored, the address decoder 11 output a chip select signal to the terminals C2 and C4, and a signal for making the ROM 10 active is applied to a chip select terminal of the ROM 10.


As a result of discrimination at step (6), if the detection of carriage return key is error data due to chattering, the return subroutine is executed again at step (3), or otherwise, the content of the register 6 is rewritten to enable the access to the ROM 10 at step (7). Then the procedure returns to a main routine at step (8) to release the power saving mode.

With this embodiment, though the chattering prevention

routine is executed while accessing the ROM 10, when the chattering prevention routine is executed by depressing the carriage return, the content of the register is not rewritten. Therefore, the operation can promptly return to the power saving mode, and due to a short period for which the ROM 10 is in an active state even if noise arises in an address bus AB, the consumption power can be suppressed.


 $\label{eq:continuous} L_{\rm total} = L_{\rm total} = -1.5 \, {\rm GeV} \, {\rm cm} \, {\rm cm}$ 





特閒昭64-20185 (5)


第 3 図



35 4 図



第 6 図



2

烘